`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/02 15:31:07
// Design Name: 
// Module Name: rsscq_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module rsscq_tb;
reg r,s;
wire q;
rsscq u1(s,r,q);
initial begin
r=0;s=0;
end
always #10 {s,r}={s,r}+1;
endmodule
